1/*===---- avx512vlbitalgintrin.h - BITALG intrinsics -----------------------===
2 *
3 *
4 * Part of the LLVM Project, under the Apache License v2.0 with LLVM Exceptions.
5 * See https://llvm.org/LICENSE.txt for license information.
6 * SPDX-License-Identifier: Apache-2.0 WITH LLVM-exception
7 *
8 *===-----------------------------------------------------------------------===
9 */
10#ifndef __IMMINTRIN_H
11#error "Never use <avx512vlbitalgintrin.h> directly; include <immintrin.h> instead."
12#endif
13
14#ifndef __AVX512VLBITALGINTRIN_H
15#define __AVX512VLBITALGINTRIN_H
16
17/* Define the default attributes for the functions in this file. */
18#if defined(__cplusplus) && (__cplusplus >= 201103L)
19#define __DEFAULT_FN_ATTRS128 \
20 __attribute__((__always_inline__, __nodebug__, \
21 __target__("avx512vl,avx512bitalg"), \
22 __min_vector_width__(128))) constexpr
23#define __DEFAULT_FN_ATTRS256 \
24 __attribute__((__always_inline__, __nodebug__, \
25 __target__("avx512vl,avx512bitalg"), \
26 __min_vector_width__(256))) constexpr
27#else
28#define __DEFAULT_FN_ATTRS128 \
29 __attribute__((__always_inline__, __nodebug__, \
30 __target__("avx512vl,avx512bitalg"), \
31 __min_vector_width__(128)))
32#define __DEFAULT_FN_ATTRS256 \
33 __attribute__((__always_inline__, __nodebug__, \
34 __target__("avx512vl,avx512bitalg"), \
35 __min_vector_width__(256)))
36#endif
37
38static __inline__ __m256i __DEFAULT_FN_ATTRS256
39_mm256_popcnt_epi16(__m256i __A) {
40 return (__m256i)__builtin_elementwise_popcount((__v16hu)__A);
41}
42
43static __inline__ __m256i __DEFAULT_FN_ATTRS256
44_mm256_mask_popcnt_epi16(__m256i __A, __mmask16 __U, __m256i __B) {
45 return (__m256i)__builtin_ia32_selectw_256(
46 (__mmask16)__U, (__v16hi)_mm256_popcnt_epi16(__B), (__v16hi)__A);
47}
48
49static __inline__ __m256i __DEFAULT_FN_ATTRS256
50_mm256_maskz_popcnt_epi16(__mmask16 __U, __m256i __B) {
51 return _mm256_mask_popcnt_epi16((__m256i)_mm256_setzero_si256(), __U, __B);
52}
53
54static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_popcnt_epi16(__m128i __A) {
55 return (__m128i)__builtin_elementwise_popcount((__v8hu)__A);
56}
57
58static __inline__ __m128i __DEFAULT_FN_ATTRS128
59_mm_mask_popcnt_epi16(__m128i __A, __mmask8 __U, __m128i __B) {
60 return (__m128i)__builtin_ia32_selectw_128(
61 (__mmask8)__U, (__v8hi)_mm_popcnt_epi16(__B), (__v8hi)__A);
62}
63
64static __inline__ __m128i __DEFAULT_FN_ATTRS128
65_mm_maskz_popcnt_epi16(__mmask8 __U, __m128i __B) {
66 return _mm_mask_popcnt_epi16((__m128i)_mm_setzero_si128(), __U, __B);
67}
68
69static __inline__ __m256i __DEFAULT_FN_ATTRS256
70_mm256_popcnt_epi8(__m256i __A) {
71 return (__m256i)__builtin_elementwise_popcount((__v32qu)__A);
72}
73
74static __inline__ __m256i __DEFAULT_FN_ATTRS256
75_mm256_mask_popcnt_epi8(__m256i __A, __mmask32 __U, __m256i __B) {
76 return (__m256i)__builtin_ia32_selectb_256(
77 (__mmask32)__U, (__v32qi)_mm256_popcnt_epi8(__B), (__v32qi)__A);
78}
79
80static __inline__ __m256i __DEFAULT_FN_ATTRS256
81_mm256_maskz_popcnt_epi8(__mmask32 __U, __m256i __B) {
82 return _mm256_mask_popcnt_epi8((__m256i)_mm256_setzero_si256(), __U, __B);
83}
84
85static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_popcnt_epi8(__m128i __A) {
86 return (__m128i)__builtin_elementwise_popcount((__v16qu)__A);
87}
88
89static __inline__ __m128i __DEFAULT_FN_ATTRS128
90_mm_mask_popcnt_epi8(__m128i __A, __mmask16 __U, __m128i __B) {
91 return (__m128i)__builtin_ia32_selectb_128(
92 (__mmask16)__U, (__v16qi)_mm_popcnt_epi8(__B), (__v16qi)__A);
93}
94
95static __inline__ __m128i __DEFAULT_FN_ATTRS128
96_mm_maskz_popcnt_epi8(__mmask16 __U, __m128i __B) {
97 return _mm_mask_popcnt_epi8((__m128i)_mm_setzero_si128(), __U, __B);
98}
99
100static __inline__ __mmask32 __DEFAULT_FN_ATTRS256
101_mm256_mask_bitshuffle_epi64_mask(__mmask32 __U, __m256i __A, __m256i __B)
102{
103 return (__mmask32) __builtin_ia32_vpshufbitqmb256_mask((__v32qi) __A,
104 (__v32qi) __B,
105 __U);
106}
107
108static __inline__ __mmask32 __DEFAULT_FN_ATTRS256
109_mm256_bitshuffle_epi64_mask(__m256i __A, __m256i __B)
110{
111 return _mm256_mask_bitshuffle_epi64_mask((__mmask32) -1,
112 __A,
113 __B);
114}
115
116static __inline__ __mmask16 __DEFAULT_FN_ATTRS128
117_mm_mask_bitshuffle_epi64_mask(__mmask16 __U, __m128i __A, __m128i __B)
118{
119 return (__mmask16) __builtin_ia32_vpshufbitqmb128_mask((__v16qi) __A,
120 (__v16qi) __B,
121 __U);
122}
123
124static __inline__ __mmask16 __DEFAULT_FN_ATTRS128
125_mm_bitshuffle_epi64_mask(__m128i __A, __m128i __B)
126{
127 return _mm_mask_bitshuffle_epi64_mask((__mmask16) -1,
128 __A,
129 __B);
130}
131
132
133#undef __DEFAULT_FN_ATTRS128
134#undef __DEFAULT_FN_ATTRS256
135#endif